Welcome to QuSim’s documentation!

本文档的目的在于描述QuSim的硬件和软件设计。

GitHub：https://github.com/qurisc-dev/

1. QuSim的乱序执行CPU的设计。
2. QuSim的矩阵乘法加速器的设计。
3. 针对QuSim的编译器的设计。

Contents:

• 1. 设计原则
  • 1.1. 乱序执行
  • 1.2. Load Speculation
  • 1.3. AXI总线协议
  • 1.4. 前端：异步流水线
  • 1.5. 内存模型
• 2. IF-PC
• 3. IF-TLB
• 4. IF-MEM
• 5. IF-QUEUE
  • 5.1. Decoder
  • 5.2. 对Branch指令的预测
  • 5.3. 对Jal/Jalr对的处理
• 6. IF-CONTROLLER
• 7. Dispatcher
  • 7.1. 发射条件
  • 7.2. 重发射相关
  • 7.3. 寄存器依赖与值的确定
• 8. Registers & Rename Buffer
  • 8.1. Registers
  • 8.2. RenameBuffer
  • 8.3. 重发射相关
• 9. ROB
  • 9.1. 指令发射
  • 9.2. CDB
  • 9.3. PNR (Point of No Return)
  • 9.4. 指令提交
  • 9.5. 重发射
• 10. RS
  • 10.1. 指令发射
  • 10.2. 功能单元
  • 10.3. ALU
  • 10.4. FPU
  • 10.5. LSU FU
• 11. LSU
  • 11.1. Store Queue
  • 11.2. 访存提交
• 12. Peripherals
  • 12.1. SRAM
  • 12.2. 串口
  • 12.3. GPIO
  • 12.4. ROM
• 13. 矩阵乘法加速与量子程序模拟
  • 13.1. Systolic Array
  • 13.2. Quantum Compiler
  • 13.3. Testbench
• 14. TODO List
  • 14.1. L1 Cache
  • 14.2. TLB & Pagetable Walker
  • 14.3. FPU
  • 14.4. CSR
  • 14.5. “Software” Engineering

Indices and tables

• 索引
• 模块索引
• 搜索页面